|
|
钻瓜专利网为您找到相关结果 2640412个，建议您 升级VIP下载更多相关专利
- [发明专利]输入电路-CN202110450662.9在审
-
宇野治
-
株式会社索思未来
-
2021-04-25
-
2021-11-02
-
H03K19/0185
- 本发明公开了一种输入电路。输入电路(1)包括输入缓冲电路(12)、N型晶体管(N1)及上拉电路(21)，该输入缓冲电路(12)将第一节点(a)作为输入，并将第二节点(b)作为输出，该N型晶体管(N1)的源极与输入端子(PAD)连接，漏极与第一节点(a)连接，栅极与电源(VDD)连接，该上拉电路(21)设置在第一节点(a)与电源(VDD)之间。上拉电路(21)在输入信号从低转变为高时，使电源(VDD)与第一节点(a)在规定期间内导通，另一方面，在输入信号从高转变为低时，不使电源(VDD)与第一节点(a)导通。在输入电路中，可缩短输入缓冲电路中的延迟时间，并可抑制输出信号的脉冲宽度的误差。
- 输入电路
- [发明专利]输入电路-CN201210070978.6有效
-
小柳胜;伊东干彦
-
株式会社东芝
-
2012-03-16
-
2012-10-17
-
H03K19/0175
- 公开一种输入电路。其中，第1输入电路，检测输入信号并输出与输入信号同相的第1输出信号。第2输入电路，检测第1选通信号并输出第2输出信号。第3输入电路，检测将第1选通信号反向的第2选通信号并输出第3输出信号。数据锁存电路，包含第1锁存电路及第2锁存电路，基于第1输出信号、第2输出信号及第3输出信号，在第1锁存电路或第2锁存电路的任意一方锁存第1输出信号，容许向另一方的第1输出信号的输入。
- 输入电路
- [发明专利]输入电路-CN201510993125.3有效
-
潘今宇
-
施耐德电气工业公司
-
2015-12-24
-
2021-04-02
-
H03K19/0175
- 本公开的实施例涉及一种输入电路，包括：输入端，包括第一输入端子和第二输入端子并且被配置成接收输入信号；电阻器；N型场效应晶体管，与电阻器串联耦合在第一输入端子和第二输入端子之间；以及运算放大器，耦合至电阻器和N型场效应晶体管的栅极，被配置成接收对应于输入信号的控制信号，并且其中运算放大器被配置为：根据接收到的控制信号，将N型场效应晶体管置于接通状态并限制流过电阻器的电流，或者将N型场效应晶体管置于截止状态，以输出所述输入信号。
- 输入电路
- [发明专利]输入电路-CN200810182330.1有效
-
小池秀治
-
华邦电子股份有限公司
-
2008-11-21
-
2009-04-15
-
H03K19/0185
- 本发明提供一种输入电路，该输入电路包括二极管、电阻、第一晶体管、缓冲器、基体电压产生单元，以及增强单元。当外部输入电压小于或等于第一电源电压(例如为输入/输出电源电压)时，本发明的输入电路会利用基体电压产生单元与增强单元，以致使内部输入电压等同于外部输入电压。再者，即使第一电源电压极低，本发明的输入电路亦可正确地操作。如此一来，本发明的输入电路可以被操作在极低的输入/输出电源电压。
- 输入电路
- [发明专利]输入电路-CN201780024368.3有效
-
饭田真久
-
株式会社索思未来
-
2017-02-20
-
2022-04-26
-
H03K19/0175
- 为抑制输入信号下降时的信号传送延迟，NMOS晶体管(M1)连接在接收振幅为3.3V的信号的输入端子(1)和反相器(INV1)的输入之间，驱动能力较低的第一PMOS晶体管(M2)和驱动能力较高的第二PMOS晶体管(M4)并联连接在供给1.8V的电源端子(VDD18)和NMOS晶体管(M1)的栅极之间，第一PMOS晶体管(M2)的栅极与反相器(INV1)的输入相连，第二PMOS晶体管(M4)的栅极与反相器(
- 输入电路
- [发明专利]输入电路-CN202010078759.7有效
-
椎名美臣;东文杰
-
艾普凌科有限公司
-
2020-02-03
-
2022-10-11
-
G05F3/26
- 本发明涉及输入电路。输入电路的特征在于，具备：连接于输入端子的第一输入晶体管和第二输入晶体管、经由电流镜向第二输入晶体管流动电流的电流源、设置在电流镜与电流源之间并且开关控制端子连接于第一输入晶体管的漏极的开关、以及连接于第一输入晶体管并且根据输出信号来控制导通截止的晶体管，关于第二输入晶体管，根据输出信号来切换电流驱动力，基于第二输入晶体管和电流源的电流驱动力来决定输入电路的阈值。
- 输入电路
- [发明专利]输入电路-CN201010251408.8无效
-
小川彻弥
-
罗姆股份有限公司
-
2010-08-09
-
2011-03-30
-
H03K3/00
- 提供一种输入电路，可在短时间内转移到接收输入信号的状态。输入端子(P1)接收来自外部的输入信号(S1)。输入晶体管(M1)的控制端子连接到输入端子(P1)，且状态根据输入信号(S1)而变化。初始化晶体管(M2)设置在输入端子(P1)和接地端子(P2)之间。控制电路(12)在接通对于输入电路(10)的电源时，导通初始化晶体管(M2)，之后截止初始化晶体管(M2)。
- 输入电路
- [发明专利]输入电路-CN98120062.1无效
-
渡会诚一
-
日本电气株式会社
-
1998-09-29
-
2003-03-12
-
H03K19/0175
- 为了提供IC的一种输入电路，它要求在接收低电平信号时流向输入端子的电流能被限制到最小，并且在不引起输入电路的转换性能退化的情况下适当控制输入阈值电平，这样的输入电路包括电流控制装置(103、104与108)，输入电平传送装置(101)，电平转换装置(102)，反向换流器(111与115)，转换电流生成装置(105、106、109与110)。
- 输入电路
- [实用新型]输入电路-CN202121213610.1有效
-
诸晴;张志强
-
施耐德电气（中国）有限公司
-
2021-06-01
-
2021-11-09
-
H02H11/00
- 本公开的实施例涉及一种输入电路，能够在电压输入模式与电流输入模式之间切换并包括：输入引脚，被配置为在电压输入模式下接收输入电压以及在电流输入模式下接收输入电流；电流驱动单元，响应于接收到导通信号而输出控制电流，以及响应于接收到关断信号而不输出控制电流；开关单元，连接至电流驱动单元，被配置为在从电流驱动单元接收到控制电流时导通，以使输入电路处于电流输入模式，以及在未从电流驱动单元接收到控制电流时关断，以使输入电路处于电压输入模式；以及电流检测单元，连接在输入引脚与开关单元之间，被配置为在电流输入模式下检测输入电流。在此提出的输入电路可以实现双极性电压和电流输入以及在电压输入模式下维持高输入阻抗。
- 输入电路
- [发明专利]输入电路-CN200580029616.0无效
-
藤村高志
-
罗姆股份有限公司
-
2005-09-16
-
2007-08-01
-
H03K19/0175
- 提供了一种输入电路，能够识别外部信号的三种状态，而不需要复杂的电压调节，并且能够降低待机状态下的功耗。该输入电路包括：串联连接在不同固定电势之间的四个电阻器元件(3－6)；与两个电阻器元件(4、5)接点相连的输入端(2)；由两个电阻器元件(5、6)接点处的电压来导通/截止的开关晶体管(7)；电流供给电路(8)，在开关晶体管(7)导通时输出供给电流，而在开关晶体管(7)截止时不输出供给电流；恒定电压产生电路(9)，接收供给电流以输出恒定电压；恒定电压输出缓冲电路(10)，用于在开关晶体管(7)截止时，使输出进入高阻抗状态，并在开关晶体管(7)导通时，接收恒定电压，以向两个电阻器元件(3、4)的接点输出预定电压；开关晶体管(11)，由电阻器元件(4)两端的电压来导通/截止；以及组合电路(12)，根据两个开关晶体管(7、11
- 输入电路
- [发明专利]输入电路以及输入装置-CN201110288305.3有效
-
鹈饲敏明;矶田康吉
-
兄弟工业株式会社
-
2011-09-23
-
2012-04-18
-
G05B19/18
- 本发明涉及一种从外部设备输入漏型信号或者源型信号的输入电路以及输入装置，该输入装置具有该输入电路。当利用DIP开关选择了漏型输入对应模式时，控制装置使p型MOSFET截止且使n型MOSFET导通。当操作者错误地将外部电源连接到第二输入端子时，大电流流经n型MOSFET。当比额定电流更大的电流流过FET时，保险丝即刻切断，因此不会损坏FET。当利用DIP开关选择了源型输入对应模式时，使p型MOSFET导通且使n型MOSFET截止。不需更换基板而将输入电路切换为漏型或者源型。
- 输入电路以及装置
|
